COVID-19 gây chú ý trên Lõi RISC-V nguồn mở, IP

Công việc từ xa trong trận đại dịch này đã làm sáng tỏ một cách mới mẻ về các ưu điểm của RISC-V, vốn mới được tiếp cận nhiều hơn.

Đại dịch COVID-19 đã mang đến cho RISC-V những cơ hội mới để chứng minh chúng có thể giúp các kỹ sư phát triển chip mà không cần lo lắng về kinh phí. Gần đây, một số tập đoàn đã bắt đầu cung cấp bộ vi xử lý lõi RISC-V cho phép các lập trình viên xây dựng các thiết kế phức tạp mà không phải trả tiền cho giấy phép phần cứng độc quyền. Mục đích đã nêu của nhiều tập đoàn này là mở rộng nguồn lực của các nhà thiết kế, cho phép họ đóng góp vào các đổi mới chẩn đoán, phòng ngừa và điều trị.

Trong bài viết này, chúng ta sẽ đề cập ngắn gọn đến các điểm mạnh của RISC-V — đặc biệt là vào thời điểm nhiều kỹ sư cảm thấy bị cắt đứt khỏi toàn bộ nguồn tài nguyên thiết kế — và khám phá cách một số tổ chức đang làm cho công cụ này trở nên sẵn có hơn.

Kiến trúc RISC-V

Các thiết kế RISC (tính toán tập lệnh giảm) giúp cuộc sống của các nhà thiết kế phần cứng dễ dàng hơn về hiệu suất năng lượng, độ tin cậy và hỗ trợ từ xa — nhưng nó đi kèm với một mức giá cao ngất ngưởng. Các nhà phát triển không được cấp quyền truy cập vào các thiết kế RISC mà không đáp ứng các giấy phép phần cứng độc quyền bắt buộc đối với các công ty như Intel, Arm và Micron.

Mặt khác, RISC-V là một bộ xử lý lõi nhúng với kiến trúc tập lệnh tiêu chuẩn mở (ISA) theo giấy phép miễn phí, không hạn chế. Theo RISC-V International, RISC-V mang đến một làn sóng mới về các công cụ thiết kế, trình tạo khởi động, ngôn ngữ lập trình, kiểm tra độ ổn định và thiết kế mô phỏng cho bất kỳ phát triển chip tùy chỉnh đầy đủ nào. Các lập trình viên có thể thiết kế lõi tùy chỉnh và tải xuống bộ công cụ phát triển đánh giá lõi tiêu chuẩn miễn phí, bao gồm luồng bit Verilog RTL và FPGA.

RISC-V Foundation phê chuẩn thông số kỹ thuật theo dõi quy trình

RISC-V Foundation là một công ty phi lợi nhuận được kiểm soát bởi các thành viên tận tâm của nó. Họ có một mục tiêu đơn giản: thúc đẩy việc áp dụng và triển khai RISC-V ISA miễn phí và cởi mở cho các nhà phát triển trên toàn thế giới.

RISC-V Foundation bao gồm hơn 500 thành viên xây dựng cộng đồng mở, hợp tác đầu tiên của các nhà đổi mới phần mềm và phần cứng. Hình ảnh được sử dụng với sự hỗ trợ của RISC-V Foundation

Đầu tháng này, quỹ này đã công bố việc phê chuẩn thông số kỹ thuật theo dõi bộ xử lý . Đặc điểm kỹ thuật này sẽ cung cấp một thuật toán mã hóa theo dõi tiêu chuẩn mới. Thuật toán sẽ cho phép các kỹ sư phần cứng xem trước các hướng dẫn trong khi bộ xử lý lõi đang thực thi trong suốt quá trình thiết kế.

Đặc điểm kỹ thuật theo dõi này đặc biệt hữu ích cho các nhà thiết kế khi họ gỡ lỗi vì nó cho thấy các dấu vết hoạt động chính xác, chi tiết trong khi cô lập các phần dấu vết quan trọng. RISC-V Foundation có hơn 200 thành viên, bao gồm Samsung, Google, Nvidia, Western Digital, NXP, Micron, Qualcomm và Raspberry Pi.

SiFive Pledges Mở quyền truy cập vào IP của họ trong thời gian xảy ra đại dịch

Cùng với đặc điểm kỹ thuật theo dõi bộ xử lý mới, một sự phát triển RISC-V khác đến từ SiFive, công ty đã cam kết mở quyền truy cập vào tài sản trí tuệ (IP) của mình , để các nhà thiết kế có thể giúp chống lại COVID-19.

SiFive, được thành lập vào năm 2015, có kế hoạch dân chủ hóa quyền truy cập vào silicon tùy chỉnh, cải thiện chất lượng và giảm thời gian đưa ra thị trường . Trong thời gian chưa từng có này, SiFive đã cung cấp quyền truy cập vào bộ xử lý nhúng Core chuẩn E21 của mình . Hy vọng của họ là các nhà thiết kế sẽ sử dụng bộ xử lý này trong các ứng dụng MCU cho các thiết bị chăm sóc sức khỏe theo yêu cầu, như máy thở. SiFive cho biết RISC-V Core IP của họ là giải pháp RISC ‑ V được triển khai bằng silicon nhiều nhất trên thế giới.

Sơ đồ khối của một trong các IP Core "E" của SiFive cho các lõi nhúng 32 bit — E76. Hình ảnh được sử dụng với sự hỗ trợ của SiFive

Phần mềm được liên kết với bộ xử lý SiFive E21 Standard Core sẽ cung cấp một công cụ thiết kế chip trực tuyến cho phép người dùng xây dựng các sản phẩm có thể tùy chỉnh với các tùy chọn thiết kế khác nhau.

Bằng cách cung cấp miễn phí bộ xử lý này, SiFive có thể cho phép các nhà thiết kế xây dựng hệ thống điều khiển cho thiết bị tiết kiệm tuổi thọ. Cam kết của họ cũng mang lại hy vọng cho các nhà khoa học, kỹ sư và nhà phát triển để đẩy nhanh sự phát triển của chẩn đoán, vắc xin, phương pháp điều trị, thiết bị y tế và giải pháp phần mềm để chống lại cuộc khủng hoảng y tế khẩn cấp.

CHIPS Alliance Rolls Out Phần cứng Miễn phí

Giống như SiFive và RISC-V Foundation, Liên minh Phần cứng Chung cho Giao diện, Bộ xử lý và Hệ thống (CHIPS) cũng đang cung cấp viện trợ trong thời gian xảy ra đại dịch.

Liên minh CHIPS đang đưa SweRV Core EL2 và EH2 mới được cải tiến của mình - được phát triển bởi Western Digital - tới cộng đồng phần cứng với hy vọng thúc đẩy sự đổi mới RISC-V trong các sản phẩm chăm sóc sức khỏe, trí tuệ nhân tạo (AI), internet vạn vật (IoT), di động thiết bị và các ứng dụng nhúng khác.

Sơ đồ của SweRV Core EH2 và EL2. Hình ảnh được sử dụng với sự hỗ trợ của Western Digital

Thông báo này trùng với việc RISC-V International hợp tác với GlobalPlatform để đơn giản hóa thiết kế bảo mật cho các thiết bị và bộ xử lý IoT .

Liên minh CHIPS là một tổ chức phát triển và lưu trữ mã phần cứng nguồn mở, giao thức internet kết nối (IP) và các công cụ thiết kế. Liên minh CHIPS nhằm mục đích cung cấp một môi trường hợp tác không có rào cản để giảm chi phí phát triển IP và các công cụ cho thiết kế phần cứng.

SweRV Core EH2 là bộ xử lý RISC-V nhúng được thiết kế cho các thiết bị nhúng hỗ trợ các ứng dụng edge, AI và IoT chuyên sâu về dữ liệu. Các EL2 cũng sử dụng lõi RISC-V nhưng là cực nhỏ và tối ưu hóa cho các ứng dụng như nhà máy sequencers và máy phát dạng sóng.

Liên minh CHIPS sẽ tổ chức một sự kiện trực tuyến thông qua Zoom để thảo luận về cả SweRV Core EH2 và EL2. Tại sự kiện này, CHIPS sẽ giới thiệu sứ mệnh cung cấp hỗ trợ phần mềm và giải pháp miễn phí cho các lập trình viên.

RISC và Phần thưởng

Nhìn lại, một số lợi ích bao trùm của các thiết kế RISC bao gồm:

Hiệu quả năng lượng
Thiết kế đơn giản, gọn gàng
Kiến trúc tập lệnh mô-đun (ISA)
Hệ thống ổn định
Mã hóa lệnh có độ dài thay đổi
Dễ dàng tích hợp với chip logic lập trình FPGA
Quản lý hàng đợi tích hợp

Vì các lập trình viên có thể viết trong một mảng 32 thanh ghi có thể truy cập được, RISC-V cho phép dữ liệu được vận hành ngay lập tức trong khi cung cấp thông tin quản lý. Các nhà thiết kế sẽ không cần phải tìm kiếm bộ nhớ ngoài cho một số lượng lớn các tác vụ của CPU, giảm mức tiêu thụ năng lượng tổng thể. Quản lý hàng đợi tích hợp là nơi hầu hết các kiến trúc bộ xử lý hiện đại có được tốc độ của chúng — một tính năng tuyệt vời để giải mã hàng đợi lệnh nội bộ.

Các tổ chức và công ty trong toàn ngành đang thúc đẩy các sự kiện và tài nguyên RISC-V miễn phí. RISC-V có thể thay đổi cách các nhà phát triển làm việc cùng nhau và cộng tác — tạo ra một hệ sinh thái phần cứng và phần mềm mở cho các nhà thiết kế để tạo ra tác động đến COVID-19.