OpenHW Group công bố SoC đánh giá đa lõi dựa trên nền tảng NXP iMX

SoC đánh giá Core-V Chassis sẽ có lõi CV64A 64 bit và lõi đồng xử lý CV32E 32 bit cũng như các GPU 3D và 2D.

Tại Hội nghị thượng đỉnh RISC-V năm nay được tổ chức ở San Jose, California, Nhóm OpenHW đã công bố kế hoạch phát hành SoC đánh giá đa lõi Core-V Chassis chạy trên nền tảng Linux. SoC sẽ dựa trên nền tảng ứng dụng i.MX phổ biến của NXP .

OpenHW Group tìm cách cung cấp các lõi nguồn mở, IP liên quan và các công cụ khác. Hình ảnh từ OpenHW Group

Theo OpenHW Group, Core V là "một loạt các lõi nguồn mở dựa trên RISC-V với IP hệ thống con bộ xử lý liên quan, các công cụ và phần mềm dành cho các nhà thiết kế hệ thống điện tử."

Việc cắt băng SoC (chưa được thiết kế) sẽ diễn ra trong nửa cuối năm 2020.

Bao gồm những gì?

SoC sẽ có CPU CV64A lõi RISC-V IP 64-bit (1,5 GHz) cùng với bộ đồng xử lý CV32E 32-bit. Nó cũng dự kiến sẽ đóng gói GPU 3D và 2D, giao diện nối tiếp tốc độ cao MIPI-DSI với màn hình CSI và một I / O camera.

OpenHW Group tuyên bố rằng họ sử dụng các phương pháp hay nhất trong triển khai tối ưu hóa silicon và FPGA cho IP lõi trong dòng CORE-V. Hình ảnh từ OpenHW Group

OpenHW Group cũng có kế hoạch bao gồm:

Kết nối PCIe
GigE MAC
Giao diện USB 2.0
Hỗ trợ cho (LP) DDR4
Nhiều giao diện SDIO
Một loạt các khối ngoại vi
Khối bảo mật phần cứng

Nền tảng công suất cực thấp (PULP) song song

CPU CV46A 64-bit mã nguồn mở và CV32E 32-bit được phát triển tại ETH Zürich như một phần của nền tảng PULP (Công suất cực thấp song song) của tổ chức . Nền tảng PULP được thiết kế để mang lại các hệ thống phần cứng và phần mềm có thể mở rộng, tiết kiệm năng lượng với hiệu suất có thể điều chỉnh rộng rãi.

Nền tảng PULP. Hình ảnh từ Nền tảng PULP

ETH Zürich giải thích, “Mục đích của PULP là đáp ứng nhu cầu tính toán của các ứng dụng IoT đòi hỏi xử lý linh hoạt các luồng dữ liệu được tạo ra bởi nhiều cảm biến, chẳng hạn như gia tốc kế, camera độ phân giải thấp, mảng micrô và màn hình dấu hiệu quan trọng.”

Lõi RISC-V

Các kỹ sư tại ETH Zürich đã sản xuất một số lõi RISC-V trong dự án, bao gồm:

Ariane 64 bit, 6 tầng
32-bit, 2 tầng Zero-riscy / Micro-riscy
32-bit, lõi 4 tầng RI5CY .

Tập đoàn OpenHW dựa trên CPU 64-bit CV46A của mình trên bộ xử lý Ariane của ETH, chuyển mức hiệu quả năng lượng và khả năng mở rộng đó sang SoC đánh giá Core-V Chassis.

CPU Ariane dựa trên RISC-V. Hình ảnh từ Github, Ariane Documentation

CV32E 32-bit cũng vay mượn từ CPU lõi IP 4 tầng RISCY (RV32IMFCXpulp) RISC-V của ETH, giúp cải thiện hiệu suất cho các ứng dụng xử lý tín hiệu.

Trong một thông cáo báo chí gần đây, chủ tịch nhóm OpenHW và Phó chủ tịch phụ trách kỹ thuật phần mềm của NXP, Rob Oshana, cho biết: “NXP rất vui khi được đóng góp chính cho dự án CORE-V Chassis tận dụng nền tảng i.MX đẳng cấp thế giới của chúng tôi. Chúng tôi coi dự án CORE-V Chassis như một sự tiến hóa tự nhiên theo hướng cho phép các lõi RISC-V mã nguồn mở của OpenHW Group cho quá trình xử lý nhúng hiệu suất cao ”.

Thành viên và Đối tác

Cùng với NXP, các công ty công nghệ khác đã tham gia nỗ lực đầy tham vọng của Tập đoàn OpenHW bao gồm Alibaba, Huawei, Silicon Labs, Mythic, OneSpin, Metrics, Imperas, UltraSoC, v.v.

Thành viên Nhóm OpenHW. Hình ảnh từ OpenHW Group

OpenHW Group cũng đã thu hút một số đối tác để tiếp tục dự án của họ, bao gồm Eclipse Foundation, IBM Cloud, Fossi Foundation, Publitek, PWC và Norton Rose Fulbright, trong số những người khác.

Kêu gọi sự tham gia

SoC đánh giá khung Core-V sẽ tạo nền tảng cho các SoC đánh giá đa lõi tiếp theo. OpenHW Group tuyên bố rằng thông báo về nền tảng sắp tới là một lời kêu gọi cởi mở cho những người khác trong ngành tham gia dự án của họ.

“Dự án CORE-V Chassis sẽ giúp xác nhận rằng có thể phát triển silicon nghiêm túc bằng cách sử dụng các đặc tính của phần cứng, IP và công cụ mã nguồn mở,” Giám đốc điều hành Tập đoàn OpenHW, Rick O'Connor cho biết.

“Với đoạn băng từ một SoC đánh giá chức năng trong nửa cuối năm 2020, chúng tôi sẽ chứng minh rằng tư duy phần cứng mở có khả năng và đáng tin cậy như bất kỳ giải pháp thay thế nguồn đóng nào hiện nay.”